빨리읽기판 · 칸마다 주장 하나, 숫자 하나, 증거 하나.
---
크라우니 진법은 덧셈·뺄셈을 쓰지 않습니다. 입력값을 크(Cr) 격자에 '올림' 씌우고, 정수 깃든수를 배치하고, 차이를 음(Um) 바다로 내보냅니다. 이 세 단계가 전부이며, 항상 O(1)입니다.
---
주장: 입력값을 가장 가까운 크라우니 격자로 '올려' 씌우는 것이 첫 번째 단계입니다.
숫자: 크 격자 호출키(Crⁿ 반올림 정수)
| Cr¹ | Cr² | Cr³ | Cr⁴ | Cr⁵ | Cr⁶ | Cr⁷ |
|---|---|---|---|---|---|---|
| 3 | 7 | 20 | 55 | 148 | 403 | 1096 |
증거: V=15.7이면, 이를 덮는 가장 가까운 격자는 Cr³=20. 올림프레임=20.
---
주장: 올림프레임 안에 배치되는 값은 정수뿐입니다. 소수점 이하는 음이 받아 갑니다.
숫자: 15.7 → 깃든수 15 (소수점 이하 0.7은 음 덤프)
증거: 깃든수는 항상 정수. 프레임도 격자 호출키(정수), 깃든수도 정수 → 시스템 내 소수점 없음.
---
주장: 프레임과 깃든수의 차이(잉여)는 버려지지 않고 음(Um) 바다에 예치됩니다.
숫자: 20 − 15 = 5 → 음덤프 5
증거: 사건의 지평선 모델에서 음(블랙홀 공간)은 모든 차이·오차를 빨아들이는 무한 버퍼. 가시공간(티:옴:타=1:1:1)은 항상 깔끔한 정수 상태를 유지함.
---
주장: 뺄셈은 방향 반전(위상 뒤집기)으로 대체되어 별도 뺄셈 회로가 필요 없습니다.
숫자: 게이트 수 ÷ 2 (덧셈 회로 하나로 해결)
증거: 부호비트(MSB)가 사라지고, 타(−1) 방향 비트 하나만 있으면 뒤집어 더함. FPGA에서 1클럭 연산으로 처리.
---
주장: Cr1, Ka1은 비트시프트로 부동소수점 없이 구현합니다.
| 대상 | 이상값 | FPGA 선언값 | 이진분수 | 비트시프트 |
|---|---|---|---|---|
| Cr1 | 2.7182 | 2.75 | 10.11 | x + (x≫1) + (x≫2) |
| Ka1 | 0.3678 | 0.375 | 0.011 | (x≫2) + (x≫3) |
증거: 파생 오차 Cr1: +0.0318, Ka1: +0.0072 → 음버퍼로 라우팅. iverilog 12/12 PASS, yosys 298셀 0 problems.
---
입력: V = 15.7 (증폭, 티)
① 올림프레임: Cr³ = 20
② 깃든수: 15 (floor, 소수 음 처리)
③ 음덤프: 20 − 15 = 5 → 음 바다
처리: O(1) — 격자 탐색 1회 + 뺄셈 1회
---
연속값을 정수 격자에 배치하고, 잉여는 음이 책임지는 구조 덕분에 가시공간은 언제나 깨끗한 정수입니다.
첫 번째 책은 선물이에요. 가입하면 100맘을 드리니까, 두 번째 책부터 자유롭게 읽을 수 있어요. 친구를 추천하면 50맘도 생겨요.